# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-350449

(43) Date of publication of application: 21.12.2001

(51) Int. CI.

GO9G 3/36 GO2F 1/133 G09F 9/30 GO9G 3/20

(21) Application number : 2000-166419

(71) Applicant: TOSHIBA CORP

(22) Date of filing:

02.06.2000

(72) Inventor : FUJIWARA HISAO

HANARI ATSUSHI


#### (54) DISPLAY CONTROL DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a higher quality display

picture with low power consumption.

SOLUTION: The display control device is provided with a scanning line driver 7 for sequentially driving the scanning lines Y1-Ym at a vertical clock cycle, a signal line driver 9 for sequentially driving signal lines X1-Xn by each prescribed number corresponding to a video signal at a horizontal clock cycle, and a display timing controller 3 for controlling the scanning line driver 7 and the signal line driver 9. Especially, the timing controller 3 comprises a preliminary drive control circuit 30 for checking a correlation of the video signal about at least one of the vertical and horizontal directions, making the scanning line driver successively drive the scanning lines Y1-Ym corresponding to display pixels of the rows correlated with the video signal in the vertical direction at least at two vertical clock cycle period, making the signal line driver successively drive the signal lines X1-Xn corresponding to display pixels of the columns correlated with the video signal in the horizontal direction at least at two horizontal clock cycle period, and selectively extending an effective potential impression time of the plural display pixels.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-350449 (P2001-350449A)

(43)公開日 平成13年12月21日(2001.12.21)


						21 11 (2001. 12. 21)
(51) Int.Cl.7		識別記号	FΙ	_		テーマコート*(参考)
G09G	3/36		G 0 9 G	3/36		2H093
G02F	1/133	5 5 0	G 0 2 F	1/133	550	5 C O O 6
G09F	9/30	3 3 8	G09F	9/30	338	
G 0 9 G	3/20	6 1 1	G09G	3/20	611A	5C094
		6 2 1			621Z	
			家養養	未請求言		OL (全 17 頁)
(21) 出願番号	}	特爾2000-166419(P2000-166419)	(71)出職人	000003078		
				株式会社第	芝	
(22) 出顧日		平成12年6月2日(2000.6.2)		東京都港区	区港一丁目 1	番1号
			(72)発明者	藤原 久男		
				埼玉県深名	市橋羅町1丁	目9番2号 株式
				会社東芝灣	谷工場内	
			(72)発明者	羽成 淳		
				埼玉県深谷	市幡羅町1丁	目9番2号 株式
				会社東芝森	谷工場内	
			(74)代理人	100058479		
				弁理士 鉾	江 武彦 (	外6名)
				), <u></u>		最終質に額

### (54) 【発明の名称】 表示制御装置

#### (57)【要約】

【課題】より高品位な表示画像を低消費電力で得ること を可能にする。

【解決手段】表示制御装置は垂直クロックサイクルで走査線Y1~Ymを順次駆動する走査線ドライバ7と、水平クロックサイクルで信号線X1~Xnをビデオ信号に対応して順次所定数ずつ駆動する信号線ドライバ9と、走査線ドライバ7および信号線ドライバ9を制御する表示タイミングコントローラ3とを備える。特に、タイミングコントローラ3とを備える。特に、タイミングコントローラ3は垂直および水平方向の少なくとも一方についてビデオ信号の相関を調べ、ビデオ信号が垂直方向で相関する行の表示画素に対応する走査線Y1~Ymを少なくとも2乗直クロックサイクルの期間だけ継続的に駆動させ、ビデオ信号が水平方向で相関する列の表示画素に対応する信号線X1~Xnを少なくとも2水平クロックサイクルの期間だけ継続的に駆動させ、複数の表示画素の実効的電位印加時間を選択的に延長する予備駆動制御回路30を含む。



#### 【特許請求の範囲】

【請求項1】 行および列方向に並ぶ複数の表示画素 と、前記複数の表示画素の行に沿ってそれぞれ配置され る複数の走査線と、前記複数の表示画素の列に沿ってそ れぞれ配置される複数の信号線と、前記複数の信号線と 前記複数の走査線の交点近傍に配置され前記複数の表示 画素にそれぞれ接続される複数のスイッチ素子とを含む 平面表示パネルの表示制御装置であって、

前記複数の走査線に順次走査信号を出力し対応するスイ ッチ素子を前記走査信号に基づく選択期間だけ導通させ 10 る走査線ドライバと、

入力されるビデオ信号に基づいて前記複数の信号線に対 する信号電圧を出力する信号線ドライバと、

1行の表示画素で構成される1水平画素群と、1垂直走 査期間内において前記1水平画素群よりも先に選択され る行の表示画素で構成される他の水平画素群との相関に 基づいて前記他の水平画素群の選択期間に前記1水平画 素群を選択するか否か前記走査線ドライバに指示する制 御部を含むことを特徴とする表示制御装置。

【請求項2】 前記信号電圧のそれぞれは各垂直走査期 20 間毎に基準電圧に対して極性反転され、前記1水平画素 群の選択期間と前記他の水平画素群の選択期間とは連続 することを特徴とする請求項1に記載の表示制御装置。

【請求項3】 前記信号電圧のそれぞれは各水平走査期 間毎に基準電圧に対して極性反転され、前記1水平画素 群の選択期間と前記他の水平画素群の選択期間とは1水 平走査期間分だけ離間していることを特徴とする請求項 1 に記載の表示制御装置。

【請求項4】 前記相関は、前記1水平画素群用のビデ オ信号と前記他の水平画素群用のビデオ信号との相関で 30 あることを特徴とする請求項1に記載の表示制御装置。

【請求項5】 前記相関は、前記1水平画素群用および 前記他の水平画素群用ビデオ信号の上位ビットに基づく ことを特徴とする請求項4に記載の表示制御装置。

【請求項6】 前記走査線ドライバおよび信号線ドライ バのいずれか一方は前記平面表示パネルに一体的に形成 されていることを特徴とする請求項1 に記載の表示制御 装置。

【請求項7】 行および列方向に並ぶ複数の表示画素 と、前記複数の表示画素の行に沿ってそれぞれ配置され 40 る複数の走査線と、前記複数の表示画素の列に沿ってそ れぞれ配置される複数の信号線と、前記複数の信号線と 前記複数の走査線の交点近傍に配置され前記複数の表示 画素にそれぞれ接続される複数のスイッチ素子とを含む 平面表示パネルの表示制御装置であって、

前記複数の走査線に順次走査信号を出力し対応するスイ ッチ素子を前記走査信号に基づく選択期間だけ導通させ る走査線ドライバと、

入力されるビデオ信号に基づいて前記複数の信号線に対

する信号線ドライバと、

1行の表示画素で構成される1水平画素群において、1 表示画素と、前記信号電圧のサンプリングが前記 1 表示 画素よりも先に行われる他の表示画素との相関に基づい て前記他の表示画素用のサンプリング期間に前記1表示 画素用のサンプリングを行うか否かを前記信号線ドライ バに指示する制御部を含むことを特徴とする表示制御装

【請求項8】 前記相関は、前記1水平画素群における 前記1表示画素用のビデオ信号と前記他の表示画素用の ビデオ信号との相関であることを特徴とする請求項7に 記載の表示制御装置。

【請求項9】 前記相関は、前記1表示画素用および前 記他の表示画素用のビデオ信号の上位ビットに基づくと とを特徴とする請求項8に記載の表示制御装置。

【請求項10】 前記1表示画素と前記他の表示画素と は互いに隣接して配置されることを特徴とする請求項7 に記載の表示制御装置。

【請求項11】 前記1表示画素と前記他の表示画素と は互いに 1 表示画素分だけ隔てて配置されることを特徴 とする請求項7に記載の表示制御装置。

【請求項12】 前記走査線ドライバおよび信号線ドラ イバのいずれか一方は前記平面表示パネルに一体的に形 成されることを特徴とする請求項7に記載の表示制御装

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は複数の表示画素がマ トリクス状に配置される平面表示装置に関し、特にビデ オ信号に対応した画素電位の設定を容易化する表示制御 装置に関する。

[0002]

【従来の技術】液晶表示装置は、軽量かつ低消費電力と いう特性からパーソナルコンピュータや携帯情報端末な どの機器で使用されている。図16は典型的な液晶表示 装置の等価回路を示す。この液晶表示装置は、液晶層し Qがアレイ基板および対向基板間に保持される構造の液 晶パネル1およびこの液晶パネル1を駆動する液晶駆動 回路2により構成される。アレイ基板はマトリクス状に 配置される複数の画素電極PE、複数の画素電極PEの 行に沿って形成される複数の走査線Y1~Ym、複数の画 素電極PEの列に沿って形成される複数の信号線X1~ Xn、信号線X1~Xnおよび走査線Y1~Ymの交差位置 にそれぞれ隣接して配置され各々対応走査線からの走査 信号に応答して対応信号線からのビデオ信号を対応画素 電極に供給する複数のスイッチング素子Wを有する。対 向基板は複数の画素電極PEに対向する単一のコモン電 極CEを有する。液晶駆動回路2は走査線ソ1~ソッを駆 動する走査線ドライバ7、信号線X1~Xnを駆動する信 する信号電圧をビデオバスから順次サンプリングし出力 50 号線ドライバ9、これら走査線ドライバ7および信号線

ドライバ9の動作を制御する表示タイミングコントロー ラ3を含む。複数の画素電極PEはこのコモン電極CE および液晶層と協力し、これら画素電極PEおよびコモ ン電極CE間の電位差に対応する光透過率にそれぞれ設 定される複数の表示画素を構成する。液晶パネル1がと のように複数のスイッチング素子♥を持つ場合、表示画 素間のクロストークが低減された髙品質な画像を表示す ることができる。

【0003】上述のスイッチング索子Wは一般にアモル ファスシリコン薄膜トランジスタ(a-SiTFT)で 10 構成される。このa-SiTFTは低移動度であるアモ ルファスシリコン薄膜を用いて形成されるため、画素電 極PEの電位をビデオ信号によって決る信号線電位に等 しいレベルに変化させるために数マイクロ〜数十マイク 口秒ほどの動作時間を必要する。このため、液晶駆動回 路2は一般に複数の走査線Y1~Ymに順次走査信号を印 加して各行のTFTをオンさせながらビデオ信号を信号 線X1~Xnに印加する線順次駆動方式を採用している。 また、a-SiTFTは走査線Y1~Ymや信号線X1~ Xnのように大きな負荷容量を短時間で充放電できる高 い駆動能力を持たないため、走査線ドライバ7および信 号線ドライバ9は液晶パネル1外部の基板に形成される 駆動能力の高い単結晶シリコントランジスタを用いて構 成される。

【0004】図17はスイッチング素子Wを構成するT FTの移動度に依存した画素電極PEの電位変化を示 す。ここでは、TFTが例えば走査線ドライバ7から走 査線Y2に供給される走査信号に応答して信号線ドライ バ9から信号線X1に供給されるビデオ信号を画素電極 PEに供給するものである。走査信号は走査線Y2にフ ィールド周期TF毎に供給され、ビデオ信号は信号線X 1に水平走査期間 Tw毎に供給される。信号線電位 Vxは 例えばフィールド周期TFに等しい複数の水平走査期間 にわたって持続的に高レベルに維持されるようビデオ信 号により制御され、第2走査線電位Vyは走査線Y2に割 当てられる水平走査期間Tw(Y2)だけ高レベルに維持さ れ残り走査線Y3-Ym, Y1に割当てられる水平走査期 間THOLD1において低レベルに維持されるよう走査信号 により制御される。これにより、TFTは画素電極電位 Pvを信号線電位Vxに等しいレベルに設定するために水 平走査期間Tw(Y2)にオンし、この設定レベルを保持す るために水平走査期間THOLDIにオフする。もし水平走 査期間Twが画素電極数の増大に伴って短縮されると、 画素電極電位PvはTFTが高移動度である場合に実線 Pvaで示すように遷移し、TFTが低移動度である場合 に書込み不足が生じ、供給電荷の不足により点線Pvbで 示すように遷移する。すなわち、高移動度のTFTは画 素電極電位Pvが信号線電位Vxに等しいレベルに到達し た後にオフするが、低移動度のTFTは画素電極電位P

ることになる。従って、TFTが水平走査期間Twを基 準にして十分高い移動度を持たない場合に表示画像の劣 化を招くことがある。

【0005】従来、予備駆動法がこのような問題を改善 する技術として知られる。この予備駆動法では、図18 に示すように、上述の走査信号が第2走査線 Y2に割当 てられる第2水平走査期間Tw(Y2)に先行して走査線Y 1に割当てられる第1水平走査期間Tw(Y1)においても 走査線Y2に供給される。との場合、画素電極電位Pvの 電位変化を第1水平走査期間Tw(Y1)に開始できるた め、第2水平走査期間Tw(Y2)に信号線電位Vxに等し いレベルに到達させることができる。すなわち、画素電 極電位Pvを遷移させるために2倍の水平走査期間2Tw を利用可能であるため、ビデオ信号が図18に示すよう に第1 および第2 水平走査期間 Tw(Y1), Tw(Y2)にお いてほぼ一定であれば、TFTが低移動度であっても画 素電極電位Pvの遷移中にTFTがオフすることが避け られる。従って、との予備駆動法で表示画像の劣化を防 止できる。

【0006】しかし、第1水平走査期間Tw(Y1)に供給 されるビデオ信号が第2水平走査期間Tw(Y2)に供給さ れるビデオ信号と大幅に異なる場合には、上述した予備 駆動法の効果を得られないことがある。具体的には、図 19に示すように、信号線電位 Vxが第1水平走査期間 Tw(Y1)にビデオ信号に対応して第1レベルに設定さ れ、第2水平走査期間Tw(Y2)にビデオ信号に対応して 第1レベルよりも高い第2レベルに設定されるような場 合、TFTをこれら第1および第2水平走査期間Tw(Y 1). Tw(Y2)において持続的にオンさせたとしても、画 素電極電位Pvは第1水平走査期間Tw(Y1)において第 1レベルを越えて遷移しないため、第2水平走査期間丁 w(Y2)において第1レベルから第2レベルに向って遷移 する。低移動度のTFTは画素電極電位Pvが第2レベ ルに到達する前にオフすることになり、依然として表示 画像の劣化が生じる。これは、図20に示すように白と 黒の横ストライプの画面表示を行なう場合に特に顕著で ある。すなわち、白ストライプに割当てられた表示画素 の最終行に隣接して黒ストライプに割当てられた表示画 素の先頭行が図20の円内に拡大して示すように白と黒 との中間階調の表示をしてしまう。このように列方向に おいて隣接する表示画素に共通の信号線を介して供給さ れるビデオ信号に相関が無い場合には予備駆動法が十分 に機能しない。

【0007】近年では、アモルファスシリコン薄膜より も高い移動度のポリシリコン薄膜を用いてアレイ基板上 にポリシリコン薄膜トランジスタ(ポリシリコンTF T)を形成することが可能となり、画素電極のスイッチ ング素子♥、走査線ドライバ7、 および信号線ドライバ 9を構成する複数のポリシリコンTFTを持つ高精細な ∨が信号線電位∨xに等しいレベルに到達する前にオフす 50 液晶表示装置も普及しはじめている。この液晶表示装置

では、図21に示すD/Aコンバータ(DAC)8が走 査線ドライバ7 および信号線ドライバ9と一緒に液晶バ ネル1のアレイ基板に形成される。このD/Aコンバー タ8は表示タイミングコントローラ3から供給されるビ デオ信号をデジタル形式からアナログ形式に変換して正 極性ビデオ信号PVおよび負極性ビデオ信号NVを発生 する。信号線ドライバ9はD/Aコンバータ8からビデ オバスを介して供給される正極性ビデオ信号PVおよび 負極性ビデオ信号NVを水平走査期間Tw/画素数のよう な水平クロックサイクルで交互にサンブリングし、信号 10 線X1~Xnに順次供給するために図21に示すように構 成される。奇数フィールドでは、図22に示す制御によ り奇数信号線X1、X3、…、Xn-1が正極性ビデオ信号 PVに対応して駆動され、偶数信号線X2. X4. … X nが負極性ビデオ信号NVに対応して駆動される。偶数 フィールドでは、図23に示す制御により奇数信号線X 1. X3. …, Xn-1が負極性信号NVに対応して駆動さ れ、偶数信号線X2, X4, …, Xnが正極性ビデオ信号 PVに対応して駆動される。このようなビデオ信号PV およびNVの切替えは、表示タイミングコントローラ3 から供給され各フィールド毎に反転される極性制御信号 POLにより制御される。

【0008】すなわち、この液晶表示装置では、液晶駆動回路2が複数の走査線Y1~Ymに順次走査信号を印加することにより各行のTFTをオンさせながら正極性および負極性ビデオ信号の一方を順次信号線X1~Xnに印加する点順次駆動方式を採用している。この場合、D/Aコンバータ8は水平クロックサイクルという短時間で負荷容量の大きなビデオバスの電位を正極性および負極性ビデオ信号に対応するレベルに変化させることが可能な高い駆動能力を必要とする。一般的には、線順次駆動方式の水平クロック周波数が数十kHzであるのに比べて点順次駆動方式の水平クロック周波数が数十kHzであるのに比べて点順次駆動方式の水平クロック周波数は数MHz以上にも及ぶ。このため、点順次駆動方式のD/Aコンバータ8はどのような画像を表示しても線順次駆動方式の信号線Fライバ9よりも著しく電力を消費する。

[0009]

【発明が解決しようとする課題】上述のように、従来の 液晶表示装置では、線順次駆動方式で走査線の予備駆動 を行った場合に表示画像が劣化したり、点順次駆動方式 でD/Aコンバータが著しく電力を消費するという問題 がある。

【0010】本発明の目的は、このような問題に鑑み、 線順次駆動方式あるいは点順次駆動方式のような駆動方 式に関係なくより高品位な表示画像を低消費電力で得る ことが可能な表示制御装置を提供することにある。

[0011]

【課題を解決するための手段】本発明によれば、行およ に、マトリクス状に配置される複数の画素電極PE、複び列方向に並ぶ複数の表示画素と、複数の表示画素の行 数の画素電極PEの行に沿って形成される複数の走査線と、複数の表 50 Y1~Ym、複数の画素電極PEの列に沿って形成される

示画素の列に沿ってそれぞれ配置される複数の信号線と、複数の信号線と複数の走査線の交点近傍に配置され複数の表示画素にそれぞれ接続される複数のスイッチ素子とを含む平面表示パネルの表示制御装置であって、複数の走査線に順次走査信号を出力し対応するスイッチ素子を走査信号に基づく選択期間だけ導通させる走査線ドライバと、入力されるビデオ信号に基づいて複数の信号線に対する信号電圧を出力する信号線ドライバと、1行の表示画素で構成される1水平画素群と、1垂直走査期間内においてこの1水平画素群よりも先に選択される行の表示画素で構成される他の水平画素群との相関に基づいて他の水平画素群の選択期間に1水平画素群を選択するか否か走査線ドライバに指示する制御部を含む表示制御装置が提供される。

【0012】さらに本発明によれば、行および列方向に 並ぶ複数の表示画素と、複数の表示画素の行に沿ってそ れぞれ配置される複数の走査線と、複数の表示画素の列 に沿ってそれぞれ配置される複数の信号線と、複数の信 号線と複数の走査線の交点近傍に配置され複数の表示画 素にそれぞれ接続される複数のスイッチ素子とを含む平 面表示パネルの表示制御装置であって、複数の走査線に 順次走査信号を出力し対応するスイッチ素子を走査信号 に基づく選択期間だけ導通させる走査線ドライバと、入 力されるビデオ信号に基づいて複数の信号線に対する信 号電圧をビデオバスから順次サンプリングし出力する信 号線ドライバと、1行の表示画素で構成される1水平画 素群において、1表示画素と、信号電圧のサンプリング がこの1表示画素よりも先に行われる他の表示画素との 相関に基づいて他の表示画素用のサンプリング期間に 1 表示画素用のサンプリングを行うか否かを信号線ドライ バに指示する制御部を含む表示制御装置が提供される。 【0013】これら表示制御装置によれば、垂直方向お よび水平方向の少なくとも一方においてビデオ信号の相 関を調べて垂直または水平予備駆動を行うことで、表示 画素の実効的電位印加時間を選択的に延長することがで きる。従って、D/Aコンバータ等の駆動回路の駆動能 力や動作周波数を低減し、線順次駆動方式あるいは点順 次駆動方式のような駆動方式に関係なくより高品位な表

[0014]

【発明の実施の形態】以下、本発明の一実施形態に係る 液晶表示装置を図面を参照して説明する。

示画像を低消費電力で得ることが可能である。

【0015】図1はこの液晶表示装置の構成を概略的に示す。この液晶表示装置は、液晶層LQがアレイ基板ARおよび対向基板CT間に保持される構造の液晶パネル1およびこの液晶パネル1を駆動する液晶駆動回路2により構成される。アレイ基板ARは、図2に示すように、マトリクス状に配置される複数の画素電極PE、複数の画素電極PEの行に沿って形成される複数の走査線Y1~Ym、複数の画素電極PEの列に沿って形成される

複数の信号線X1~Xn、信号線X1~Xnおよび走査線Y 1~ Ymの交差位置にそれぞれ隣接して配置され各々対応 走査線からの走査信号に応答して対応信号線からのビデ オ信号を対応画素電極に供給する複数のスイッチング素 子Wを有する。各スイッチング素子WはポリシリコンT FTで構成される。対向基板CTは複数の画素電極PE に対向する単一のコモン電極CEを有する。液晶駆動回 路2は走査線Y1~Ymを駆動する走査線ドライバ7、信 号線X1~Xnを駆動する信号線ドライバ9、並びにこれ ら走査線ドライバ7 および信号線ドライバ9の動作を制 御する表示タイミングコントローラ3、表示タイミング コントローラ3からのビデオ信号DATXをデジタル形 式からアナログ形式に変換して正極性ビデオ信号PVお よび負極性ビデオ信号NVを発生するD/Aコンバータ (DAC) 8を含む。さらに、この液晶駆動回路2はコ モン電極CEにコモン電位Vcomを設定するコモン駆動 回路5、複数の画素電極PEの行にそれぞれ容量結合さ れる複数の補助容量線Csの電位Vcsを設定するCs駆 動回路6、および外部から供給される直流電圧をコモン 駆動回路5 およびC s 駆動回路6 用の駆動電圧に変換す 20 るDC/DCコンバータ4を含む。ここで、走査線ドラ イバ7、および信号線ドライバ9はスイッチング素子W のポリシリコンTFTと同様にアレイ基板AR上に形成 される複数のポリシリコンTFTで一体的に構成され る。また、D/Aコンバータ8、表示タイミングコント ローラ3、DC/DCコンバータ8、コモン駆動回路 5、およびCs駆動回路6はアレイ基板ARから独立し た回路基板上に形成される複数の回路素子により構成さ

【0016】走査線ドライバ7は表示タイミングコント ローラ3の制御によりスイッチング素子Wをオンさせる 走査信号を1水平走査期間(1H)にほぼ等しい垂直ク ロックサイクルで順次走査線Y1~Ymに供給するよう構 成される。信号線ドライバ9は表示タイミングコントロ ーラ3の制御により正極性ビデオ信号PVおよび負極性 ビデオ信号NVを1水平走査期間(1H)/画素数にほ ば等しい水平クロックサイクルで交互にサンプリング し、信号線X1~Xnに順次供給するように構成される。 複数の画素電極PEはこのコモン電極CEおよび液晶層 LQと協力し、これら画素電極PEおよびコモン電極C E間の電位差に対応する光透過率にそれぞれ設定される 複数の表示画素を構成する。

れる。

【0017】表示タイミングコントローラ3は外部から 供給されるビデオ信号および同期信号を受取り、水平ス タートパルスXST、水平クロック信号XCK、垂直ス タートパルスYST、垂直クロック信号YCK、極性制 御信号POL、およびビデオ信号DATXを従来と同様 に発生する。ととで、垂直スタートバルスXSTは各フ ィールド毎に発生されるパルスであり、垂直クロック信 号YCKは垂直クロックサイクルで発生されるクロック 50 対応信号線に供給するPチャネルポリシリコンTFTお

信号であり、水平スタートパルスXSTは1水平走査期 間(1H)毎に発生されるパルスであり、水平クロック 信号XCKは水平クロックサイクルで発生されるクロッ ク信号であり、極性制御信号POLは各フィールド毎に 反転される信号である。水平スタートパルスXST、水 平クロック信号XCK、および極性制御信号POLは信 号線ドライバ9に供給される。垂直スタートパルスYS Tおよび垂直クロック信号YCKは走査線ドライバ7に 供給される。ビデオ信号DATXはD/Aコンバータ8 でアナログ形式に変換され、正極性ビデオ信号PVおよ び負極性ビデオ信号NVとして信号線ドライバタに供給 される。との液晶表示装置では、表示タイミングコント ローラ3がさらに信号線ドライバ9に供給される水平予 備駆動制御信号PRXおよび走査線ドライバ7に供給さ れる垂直予備駆動制御信号PRYを発生する。水平予備 駆動制御信号PRXは1水平クロック先行して信号線の 駆動を許可する信号であり、垂直予備駆動制御信号PR Yは1垂直クロック先行して走査線の駆動を許可する信 号である。

【0018】図2に示すように、信号線ドライバ9は水 平スタートパルスXSTを水平クロック信号XCKに応 答してシフトし、このスタートパルスを相補的な水平走 査信号として正論理出力端 S X 0, S X 1, …, S X n-1、SXnおよび負論理出力端SXのバー、SX1バー、 …, SXn-1バー, SXnバーから順次出力する水平シフ トレジスタ91、極性制御信号POLに対応して正極性 ビデオ信号PVおよび負極性ビデオ信号NVをそれぞれ 奇数信号線X1~Xn-1および偶数信号線X2~Xnまたは 偶数信号線X2~Xnおよび奇数信号線X1~Xn-1に割当 てる選択を行う選択回路92、およびこの選択回路92 の選択結果により決る正極性ビデオ信号PVおよび負極 性ビデオ信号NVの一方を水平シフトレジスタ91の出 力端SX0. SX1. …, SXn-1. SXnおよび反転出力 端SXOバー, SX1バー, …, SXn-1バー, SXnバー からの相補的水平走査信号に応答してサンプリングし、 順次信号線X1~Xnに出力するアナログスイッチ回路9 3を含む。例えば奇数フィールドでは、奇数信号線X 1. X3, …, Xn-1が正極性ビデオ信号PVに対応して 駆動され、偶数信号線X2, X4, …, Xnが負極性ビデ オ信号NVに対応して駆動される。この場合、偶数フィ ールドでは、奇数信号線X1, X3, …, Xn-1が負極性 信号NVに対応して駆動され、偶数信号線X2, X4, …, Xnが正極性ビデオ信号PVに対応して駆動され る。

【0019】アナログスイッチ回路93はビデオバスV Bと信号線X1~Xnとの間にそれぞれ接続されるn個の アナログスイッチASW1からASWnを持つ。これらア ナログスイッチASW1からASWnの各々は正極性ビデ オ信号PVをサンプリングして信号線X1~Xnのうちの よび負極性ビデオ信号NVをサンプリングしてPチャネルポリシリコンTFTと同じ対応信号線に供給するNチャネルポリシリコンTFTにより構成される。また、選択回路92は各々3入力AND回路94、3入力負論理AND回路95、2入力OR回路96、および2入力負論理OR回路97により構成されこれらアナログスイッチASW1~ASWnを制御するn個のゲート回路部SG1からSGnを持つ。

【0020】ゲート回路部SG1、SG3、…、SGn-1 の3入力AND回路94はそれぞれ極性制御信号POL 10 と水平予備駆動制御信号PRXとを受取ると共に水平シ フトレジスタ91の出力端SX0, SX2, …, SXn-2 からの水平走査信号をそれぞれ受取るよう接続され、こ れらの組合わせに応答して水平予備走査信号を発生す る。ゲート回路部SG2, SG4, …, SGnの3入力A ND回路94はそれぞれ極性制御信号POLの反転信号 と水平予備駆動制御信号PRXとを受取ると共に水平シ フトレジスタ91の出力端SX1、SX3、…、SXn-1 からの水平走査信号をそれぞれ受取るよう接続され、と れらの組合わせに応答して水平予備走査信号を発生す る。ゲート回路部SG1、SG3、…, SGn-1の3入力 負論理AND回路95はそれぞれ極性制御信号POLと 水平予備駆動制御信号PRXの反転信号とを受取ると共 に水平シフトレジスタ91の出力端SX0パー, SX2バ ー. …, SXn-2バーからの負論理水平走査信号をそれ ぞれ受取るよう接続され、これらの組合わせに応答して 負論理予備走査信号を発生する。ゲート回路部SG2, SG4, …, SGnの3入力負論理AND回路95はそれ ぞれ極性制御信号POLの反転信号と水平予備駆動制御 信号PRXの反転信号とを受取ると共に水平シフトレジ 30 スタ91の出力端SX1バー, SX3バー, …, SXn-1 パーからの負論理水平走査信号をそれぞれ受取るよう接 続され、これらの組合わせに応答して負論理水平予備走 査信号を発生する。

【0021】ゲート回路部SG1, SG2, …, SGnの 2入力OR回路96はゲート回路部SG1, SG2, …, SGnの3入力AND回路94からの水平予備走査信号 および水平シフトレジスタ91の出力端SХ1、SХ2、 …, SXnからの水平走査信号をそれぞれ受取るよう接 続され、これら走査信号の各々に応答してアナログスイ ッチASW1、ASW2、…、ASWnのNチャネルポリ シリコンTFTをそれぞれオンする駆動信号GX1 G X2, …, GXnを発生する。ゲート回路部SG1、SG 2. …, SGnの2入力負論理OR回路97はゲート回路 部SG1, SG2, …, SGnの3入力負論理AND回路 95からの負論理水平予備走査信号および水平シフトレ ジスタ91の出力端SX1バー、SX2バー、…, SXn バーからの負論理水平走査信号をそれぞれ受取るよう接 続され、これら走査信号の各々に応答してアナログスイ ッチASW1、ASW2、…、ASWnのPチャネルポリ

シリコンTFTをそれぞれオンする負論理駆動信号GX 1バー, GX2バー, …, GXnバーを発生する。

10

【0022】図3に示すように、走査線ドライバ7は垂 直スタートパルスYSTを垂直クロック信号YCKに応 答してシフトし、このスタートパルスを垂直走査信号と して出力端SYO. SY1、…, SYm-1、SYmから順次 出力する垂直シフトレジスタ71、および垂直シフトレ ジスタ71のSYO, SY1, …, SYm-1, SYmからの 走査信号に応答して順次走査線Y1~Ymを駆動する駆動 回路DRを含む。駆動回路DRは各々2入力AND回路 72、2入力OR回路73、およびバッファ回路74に より構成されるm個のゲート回路部SD1~SDmを持 つ。ゲート回路部SD1~SDmの2入力AND回路72 は垂直予備駆動制御信号PRYと垂直シフトレジスタ7 1の出力端SY0, SY1, …, SYm-1からの前段の垂 直走査信号とを受取るよう接続され、これらの組合わせ に応答して垂直予備走査信号を発生する。ゲート回路部 SD1~SDmの2入力OR回路73はこれら2入力AN D回路72からの垂直予備走査信号と垂直シフトレジス タ71の出力端SY1、SY2…、SYmからの垂直走査 20 信号とを受取るよう接続され、これら走査信号の各々に 応答して駆動信号を発生する。ゲート回路部SD1~S Dmのバッファ回路74はこれら2入力OR回路73か らの駆動信号をスイッチ素子₩をオンさせるレベルに増 幅してそれぞれ走査線Y1~Ymを駆動するよう接続され る。

【0023】図4は上述した水平予備駆動制御信号PR Xおよび水平予備駆動制御信号PRYを発生するために 表示タイミングコントローラ3に組込まれる予備駆動制 御回路30の構成を示し、図5は予備駆動制御回路30 の動作に関係する信号のタイミングを示す。

【0024】との予備駆動制御回路30では、ビデオ信 号が入力端から1H遅延回路(1HDLY)31を介して 差分回路32に供給されると共にこの入力端から直接差 分回路32に供給される。差分回路32は表示画素の列 に対応する垂直方向においてビデオ信号の類似度、すな わち相関を調べるために入力端からのビデオ信号と1 H 遅延回路32で1水平走査期間(1H)だけ遅延された ビデオ信号とを比較し、これらビデオ信号の差分を出力 40 する。ビデオ信号が類似しているほど、この差分出力は 小さくなる。とのような差分出力は絶対値回路33でそ の絶対値に変換され、さらに水平クロック信号XCKに 同期してラッチ回路34によりラッチされる。このラッ チ出力は加算器35およびクリア機能付ラッチ回路36 により構成される累積加算回路に供給される。加算器3 5はラッチ回路34のラッチ出力とラッチ回路36のラ ッチ出力とを加算してラッチ回路36に供給する。ラッ チ回路36はこの加算器35の加算結果を水平クロック 信号XCKに同期してラッチすると共に、1行の画素数 50 に等しい水平クロック数毎に発生される水平同期信号H

Dに同期してクリアされる。この累積加算回路では、ビデオ信号の垂直差分が1行の画素数分だけ累積加算され、ラッチ回路37に出力される。ラッチ回路37は水平同期信号HDに同期して累積加算結果をラッチし、比較器入力Aとして比較器38に供給する。この比較器入力Aは図5に示すように予備駆動制御回路30への入力ビデオ信号に対して1水平走査期間(1H)だけ遅れている。

【0025】さらに、この予備駆動制御回路30で は、、この入力ビデオ信号が入力端からラッチ回路51 を介して差分回路52に供給されると共にこの入力端か ら直接差分回路52に供給される。ラッチ回路51はビ デオ信号を水平クロック信号XCKに同期してラッチす ることにより、このビデオ信号を1水平クロックサイク ルの期間遅延する。差分回路52は表示画素の行に対応 する水平方向においてビデオ信号の類似度、すなわち相 関を調べるために入力端からのビデオ信号とラッチ回路 51で1水平クロックサイクルの期間だけ遅延されたビ デオ信号とを比較し、これらビデオ信号の差分を出力す る。ビデオ信号が類似しているほど、この差分出力は小 20 さくなる。このような差分出力は絶対値回路53でその 絶対値に変換され、さらに水平クロック信号XCKに同 期してラッチ回路54によりラッチされる。このラッチ 出力は加算器55 およびクリア機能付ラッチ回路56 に より構成される累積加算回路に供給される。加算器55 はラッチ回路54のラッチ出力とラッチ回路56のラッ チ出力とを加算してラッチ回路56に供給する。 ラッチ 回路56はこの加算器55の加算結果を水平クロック信 号XCKに同期してラッチすると共に、水平同期信号H Dに同期してクリアされる。この累積加算回路では、ビ 30 デオ信号の水平差分が1行の画素数分だけ累積加算さ れ、ラッチ回路57に出力される。ラッチ回路57は水 平同期信号HDに同期して累積加算結果をラッチし、比 較器入力Bとして比較器38に供給する。

【0026】比較器38は比較器入力Aと比較器入力Bとを比較する。ビデオ信号が垂直方向において高い相関を持つ場合には、比較器入力Aく比較器入力Bとなり、比較器38の比較出力が高レベルに立ち上げられる。この比較出力はラッチ回路50でラッチされて垂直予備駆動制御信号PRYとして走査線ドライバ7に供給される。他方、この比較出力はインバータ39で反転されると共に1H遅延回路60で1水平走査期間だけ遅延され、水平予備駆動制御信号PRXとして信号線ドライバ9に供給される。すなわち、水平予備駆動制御信号PRXは垂直予備駆動制御信号PRYが高レベルのときに1水平走査期間遅れて低レベルに設定され、垂直予備駆動制御信号PRYが低レベルのときに1水平走査期間遅れて高レベルに設定される。

【0027】また、1 H遅延回路31から得られるビデ 信号として正論理出力端SX0,SX1,…,SXn/2はオ信号は1 H遅延回路70で1 水平走査期間だけ遅延さ 50 よび負論理出力端SX0パー,SX1パー,…,SXn-1

れ、ビデオ信号DATXとしてD/Aコンバータ8に供給される。これにより、ビデオ信号DATXのタイミングが走査線ドライバ7および信号線ドライバ9に供給さ

れる各種制御信号のタイミングに対して揃えられる。 【0028】上述のような構成により、予備駆動制御回 路30は複数の表示画素の列および行にそれぞれ対応す る垂直方向および水平方向についてビデオ信号の相関を 調べ、ビデオ信号の相関が垂直方向において大きかった 場合に垂直予備駆動を行なうよう走査線ドライバ7を垂 直予備駆動制御信号PRYにより制御し、水平方向にお いて大きかった場合に水平予備駆動を行うよう信号線ド ライバ9を水平予備駆動制御信号PRXにより制御す る。すなわち、走査線ドライバ7はビデオ信号が垂直方 向で相関する行の表示画素に対応する走査線を2垂直ク ロックサイクルの期間だけ継続的に駆動させ、信号線ド ライバ9はビデオ信号が水平方向で相関する列の表示画 素に対応する信号線を2水平クロックサイクルの期間だ け継続的に駆動させる。これにより複数の表示画素の実 効的電位印加時間が選択的に延長される。

【0029】図6は極性制御信号POLが高レベルのフ ィールドで行われる水平予備駆動時に信号線ドライバ9 において発生される信号のタイミングを示し、図7は極 性制御信号POLが低レベルのフィールドで行われる水 平予備駆動時に信号線ドライバタにおいて発生される信 号のタイミングを示す。図6では、駆動信号GX1が信 号線X1の予備駆動を行うために第1および第2水平ク ロックサイクルの期間だけ継続的にアクティブに設定さ れ、負論理駆動信号GX2バーが信号線X2の予備駆動 を行うために第2および第3水平クロックサイクルの期 間だけ継続的にアクティブに設定される。また、図7で は、負論理駆動信号GX1バーが信号線X1の予備駆動 を行うために第1および第2水平クロックサイクルの期 間だけ継続的にアクティブに設定され、駆動信号GX2 が信号線X2の予備駆動を行うために第2および第3水 平クロックサイクルの期間だけ継続的にアクティブに設 定される。

【0030】とのように、各表示画素毎について、予備 駆動がビデオ信号が高い相関を持つ水平および垂直方向 の一方において行われる場合、予備駆動を行わない従来 の駆動形式のような著しい画質の劣化を伴わずにD/A コンバータ8の駆動能力を低下させて、消費電力の低減 を図ることが可能である。

【0031】尚、上述の実施形態では、信号線ドライバ9は点順次駆動方式の構造を持つが、図8に示すようなブロック順次駆動方式の構造を持つように構成されてもよい。この場合、水平シフトレジスタ91は例えば水平スタートパルスXSTを水平クロック信号XCKに応答してシフトし、このスタートパルスを相補的な水平走査信号として正論理出力端SX0、SX1、…、SXn/2をよび自論理出力端SX0バー、SX1バー … SXn/2をよび自論理出力端SX0バー、SX1バー … SXn/2を

バー、SXn/2バーから順次出力するよう構成され、例 えば1対の正論理および負論理出力端(例えばSX1お よびSX1バー)が1ブロックのアナログスイッチ(例 えばASW1およびASW2)に共通に割当てられる。 【0032】図9は極性制御信号POLが高レベルのフ

ィールドで行われる水平予備駆動時にブロック順次駆動 方式の信号線ドライバで発生される信号のタイミングを 示し、図10は極性制御信号POLが低レベルのフィー ルドで行われる水平予備駆動時にブロック順次駆動方式 の信号線ドライバで発生される信号のタイミングを示 す。図9では、駆動信号GX1および負論理駆動信号G X2バーがそれぞれ信号線X1およびX2の予備駆動を行 うために第1および第2水平クロックサイクルの期間だ け継続的にアクティブに設定され、駆動信号GX3およ び負論理駆動信号GX4バーがそれぞれ信号線X3および X4の予備駆動を行うために第2 および第3 水平クロッ クサイクルの期間だけ継続的にアクティブに設定され る。図10では、負論理駆動信号GX1バーおよび駆動 信号GX2がそれぞれ信号線X1およびX2の予備駆動を 行うために第1および第2水平クロックサイクルの期間 だけ継続的にアクティブに設定され、負論理駆動信号G X3バーおよび駆動信号GX4がそれぞれ信号線X3およ びX4の予備駆動を行うために第2および第3水平クロ ックサイクルの期間だけ継続的にアクティブに設定され る。

【0033】ブロック順次駆動方式でも、点順次駆動方 式と同様な動作が行なわれが、水平シフトレジスタ91 の出力端が1ブロックのアナログスイッチに割当てられ ているため、水平クロック信号XCKのクロック周波数 を1ブロックのアナログスイッチ数に応じて低減すると とが可能である。とのため、D/Aコンバータ8の駆動 能力や動作周波数を点順次駆動方式よりも低く設定して さらに低消費電力化を図ることができる。

【0034】図11は図4に示す予備駆動制御回路30 の第1変形例を示す。第1変形例は、図4においてビデ オ信号の垂直相関を調べる回路コンポーネント31~3 7を省略して常に垂直予備駆動を行なうよう構成され る。ビデオ信号の垂直相関が小さいために垂直予備駆動 の効果が少ない場合でも、垂直予備駆動に加えて水平予 備駆動も行なうことで予備駆動の効果は十分に得られ る。具体的には、図11に示すようにビデオ信号の水平 差分絶対値の累積値がラッチ回路57から比較器入力A として比較器38に供給され、基準値が基準値発生器4 0から比較器入力Bとして比較器38に供給される。ビ デオ信号が水平方向において高い相関を持つ場合には、 比較器入力A<比較器入力Bとなり、比較器38の比較 出力が高レベルに立ち上げられる。この比較出力は水平 クロック信号XCKに同期してラッチ回路42でラッチ されて水平予備駆動制御信号PRXとして信号線ドライ

定された固定値を基準値として出力するよう構成される だけでなく、例えばユーザーが任意に外部から設定した 値を基準値として出力するように構成されても良い。垂 直予備駆動制御信号PRXは低レベルに設定された信号 をインバータ39で反転することにより得られる。ま た、ビデオ信号DATXは予備駆動制御回路30に入力 されるビデオ信号を1H遅延回路70で1水平走査期間

遅延し、これを水平クロック信号XCKに同期してラッ チ回路40でラッチすることにより得られる。

【0035】この第1変形例は、図4に示す予備駆動制 御回路30よりも2個少ない単一の1H遅延回路70を 用いて構成することができる。従って、ハードウェア資 源および消費電力をさらに低減することができる。

【0036】図12は図4に示す予備駆動制御回路30 の第2変形例を示す。第2変形例は、図11に示す第1 変形例の回路コンポーネント55,56,57を省略し て1水平走査期間毎に差分値の累積を行なわないように 構成される。との場合、図11に示す1H遅延回路70 を不要にすることができる。この第2変形例では、水平 予備駆動制御信号PRXが点順次駆動方式で信号線毎に アクティブとなり、ブロック順次駆動方式で信号線ブロ ック毎にアクティブとなる。

【0037】図13は図4に示す予備駆動制御回路30 の第3変形例を示す。第3変形例は図12に示す第2変 形例の回路コンポーネント38、40,52,53,5 4を省略し排他的OR回路41を追加して構成される。 ビデオ信号の水平相関は第1および第2変形例でビデオ 信号全体について差分をとって調べられたが、この第3 変形例ではビデオ信号の最上位ビット(MSB)について 差分をとって調べられる。

【0038】とこで、第2または第3変形例の予備駆動 制御回路30を用いた場合、信号線ドライバ9は図14 および図15に示すように動作する。図14は極性制御 信号POLが高レベルのフィールドで行われる水平予備 駆動時に信号線ドライバ9において発生される信号のタ イミングを示し、図15は極性制御信号POLが低レベ ルのフィールドで行われる水平予備駆動時に信号線ドラ イバ9において発生される信号のタイミングを示す。図 14では、駆動信号GX1が信号線X1の予備駆動を行 うために第1および第2水平クロックサイクルの期間だ け継続的にアクティブに設定され、負論理駆動信号GX 2パーが信号線X2の駆動を行うために第3水平クロッ クサイクルの期間だけアクティブに設定される。また、 図15では、負論理駆動信号GX1バーが信号線X1の 予備駆動を行うために第1および第2水平クロックサイ クルの期間だけ継続的にアクティブに設定され、駆動信 号GX2が信号線X2の駆動を行うために第3水平クロ ックサイクルの期間だけアクティブに設定される。従っ て、水平予備駆動制御信号PRXの制御により信号線毎 バ9に供給される。ことで、基準値発生器40は予め設 50 または信号線ブロック毎に水平予備駆動を行うことがで

きる。

【0039】これら変形例のようにビデオ信号の相関を調べる回路コンポーネントを簡略化しても、水平予備駆動の効果を損うことなくハードウェア資源および消費電力を削減することが可能である。

【0040】尚、上述の実施形態は、点順次駆動またはブロック順次駆動において、ビデオ信号の垂直および水平相関を利用して複数の表示画素の実効的電位印加時間を選択的に延長する予備駆動制御の回路構成や制御方法について述べてきたが、これらは液晶材料等には制限さ 10れるものではない。

【0041】また、上述の実施形態は、隣接画素列間で基準電圧に対する信号電圧の極性が異なり、その極性が垂直走査期間毎に反転する垂直ライン反転駆動方式を採用したため、垂直方向の相関は隣接画素行間で行われる。本発明は水平コモン反転駆動方式、垂直ライン反転駆動方式、水平/垂直反転駆動方式のような他の駆動方式にも適用できる。この場合、隣接画素行間で基準電圧に対する信号電圧の極性が異なるため、予備駆動はこの極性が一致する2水平走査期間前の画素行との比較により行われる。

【0042】また、本発明は例えばビデオ信号の垂直および水平相関をマイクロプロセッサでソフトウェア的に調べるなど、その要旨を逸脱しない範囲で様々に変形することが可能である。

#### [0043]

【発明の効果】以上のように、本発明によれば、垂直方向および水平方向の少なくとも一方においてビデオ信号の相関を調べて垂直または水平予備駆動を行い、表示画素の実効的電位印加時間を選択的に延長することによりD/Aコンバータ等の駆動回路の駆動能力や動作周波数を低減できる。このため、線順次駆動方式あるいは点順次駆動方式のような駆動方式に関係なくより高品位な表示画像を低消費電力で得ることが可能な表示制御装置を提供することができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施形態に係る液晶表示装置の構成を示すブロック回路図である。

【図2】図1に示すアレイ基板に配置される液晶パネルの周辺回路の構成を示す回路図である。

【図3】図2に示す走査線ドライバの構成を示す回路図である。

【図4】図1に示す表示タイミングコントローラに組込まれる予備駆動制御回路の構成を示す回路図である。

【図5】図4に示す予備駆動制御回路の動作に関係する 信号のタイミングを示すタイムチャートである。

【図6】極性制御信号が高レベルのフィールドで行われる水平予備駆動時に図4に示す信号線ドライバにおいて発生される信号のタイミングを示すタイムチャートである。

【図7】極性制御信号が低レベルのフィールドで行われる水平予備駆動時に図4に示す信号線ドライバにおいて発生される信号のタイミングを示すタイムチャートである。

【図8】図4に示す信号線ドライバをブロック順次駆動 方式にした例を示す回路図である。

【図9】極性制御信号が高レベルのフィールドで行われる水平予備駆動時に図8に示す信号線ドライバで発生される信号のタイミングを示すタイムチャートである。

【図10】極性制御信号が低レベルのフィールドで行われる水平予備駆動時に図8に示す信号線ドライバで発生される信号のタイミングを示すタイムチャートである。 【図11】図4に示す予備駆動制御回路の第1変形例を示す回路図である。

【図12】図4に示す予備駆動制御回路の第2変形例を 示す回路図である。

【図13】図4に示す予備駆動制御回路の第3変形例を 示す回路図である。

に対する信号電圧の極性が異なるため、予備駆動はこの 【図14】極性制御信号が高レベルのフィールドで行わ 極性が一致する2水平走査期間前の画素行との比較によ 20 れる水平予備駆動時に図12または図13に示す予備駆 り行われる。 助制御回路の動作により信号線ドライバにおいて発生さ 【0042】また、本発明は例えばビデオ信号の垂直お れる信号のタイミングを示すタイムチャートである。

【図15】極性制御信号POLが低レベルのフィールドで行われる水平予備駆動時に図12または図13に示す予備駆動制御回路の動作により信号線ドライバ9において発生される信号のタイミングを示すタイムチャートである。

【図16】典型的な線順次駆動方式の液晶表示装置の等 価回路図である。

30 【図17】図16に示すスイッチング素子を構成するT FTの移動度に依存した画素電極の電位変化を示す波形 図である。

【図18】第1水平走査期間に供給されるビデオ信号が第2水平走査期間に供給されるビデオ信号と同じである場合に図16に示す画素電極に得られる電位変化を示す波形図である。

【図19】第1水平走査期間に供給されるビデオ信号が 第2水平走査期間に供給されるビデオ信号と異なる場合 に図16に示す画素電極に得られる電位変化を示す波形 40 図である。

【図20】図16に示す液晶パネルの画面に表示される 白と黒の横ストライプを示す図である。

【図21】画素電極のスイッチング素子、走査線ドライバ、および信号線ドライバを構成する複数のポリシリコンTFTを持つ点順次駆動方式の液晶表示装置の等価回路図である。

【図22】図21に示す液晶表示装置が奇数フィールドで行うアナログスイッチ制御を説明するためのタイムチャートである。

50 【図23】図21に示す液晶表示装置が偶数フィールド

16

17 で行うアナログスイッチ制御を説明するためのタイムチ

ャートである。

【符号の説明】

1…液晶パネル

2…液晶駆動回路

3…表示タイミングコントローラ

4…DC/DCコンパータ

5…コモン駆動回路

6…Cs駆動回路

7…走査線ドライバ

8…D/Aコンバータ

9…信号線ドライバ

31,60,70…1H遅延回路

32.52…差分回路

33,53…絶対値回路

34, 37, 50…ラッチ回路

\* 35, 55…加算回路

36,56…クリア機能付きラッチ回路

38…比較器

39…インバータ

40…基準値発生器

4 1 …排他的OR回路

71…垂直シフトレジスタ

72, 94…AND回路

73,96…OR回路

10 74…バッファ回路

91…水平シフトレジスタ


92…選択回路

93…アナログスイッチ回路


95…負論理AND回路


97…負論理OR回路


【図1】





【図4】


























【図13】




【図14】





【図15】





【図16】



















## フロントページの続き

Fターム(参考) 2H093 NA43 NC03 NC10 NC12 NC16

NC18 NC22 NC24 NC26 NC34

ND01 ND34 ND39

5C006 AA22 AC02 AC18 AC24 BB16

BC03 BC06 BC13 BF03 BF07

BF26 BF27 EC05 EC13 FA14

FA37 FA48

5C080 AA10 BB05 CC03 DD26 DD30

FF07 JJ02 JJ03 JJ04 KK02

KK07

5C094 AA09 AA22 BA03 BA43 CA19

EA04 EA07